dipl/sections/Anhang/Projektterminplanung/projektterminplanungDP.tex
Tyrolyean 6c6323b3cc
MOAR STUFF
Signed-off-by: Tyrolyean <tyrolyean@tyrolyean.net>
2020-03-30 14:44:38 +02:00

54 lines
1.4 KiB
TeX

\subsubsection{Meilensteine}
\paragraph{Brauns}
Tabelle \ref{tab:mst_brauns} zeigt die zu Projektbeginn festgelegten Meilensteine.
\begin{table}[H]
\centering
\begin{tabular}{| c | r |}
\hline
\textbf{Datum} & \textbf{Meilenstein}\\
\hline
\hline
21.10.2019 & Pflichtenheft, Grobdesign, Testplan, Core-Grundstruktur \\
\hline
17.12.2019 & Komplettes Core-Simulationsdesign\\
\hline
21.01.2020 & Simpler SoC (core+memory+LEDs) und Implementierung in FPGA \\
\hline
18.02.2020 & Anbindung an diskrete Peripherie\\
\hline
10.03.2020 & UART-Bootloader\\
\hline
\end{tabular}
\caption{Meilensteine Brauns Armin}
\label{tab:mst_brauns}
\end{table}
\paragraph{Plank}
Tabelle \ref{tab:mst_plank} zeigt die zu Projektbeginn festgelegten
Meilensteine. Der Meilensteininhalt wurde nach der Aufgabenstellung zugeteilt,
die Meilensteintermine wurden vom Betreuer festgelegt.
\begin{table}[H]
\centering
\begin{tabular}{| c | r |}
\hline
\textbf{Datum} & \textbf{Meilenstein}\\
\hline
\hline
22.10.2019 & Pflichtenheft, Grobdesign, Testplan, Beschaffung der Unterlagen\\
\hline
10.12.2019 & Serielle Schnitstelle\\
\hline
14.01.2020 & 8-Bit-Parallelport\\
\hline
12.02.2020 & Dokumentation\\
\hline
10.03.2020 & 4-Bit-DAC mit R-2R-Netz\\
\hline
\end{tabular}
\caption{Meilensteine Plank Daniel}
\label{tab:mst_plank}
\end{table}