dipl/planung/DP/grobdesign.tex

36 lines
2 KiB
TeX
Raw Normal View History

\subsection{Grobdesign}
\subsubsection{Aufgabenstellung}
Zur Klärung immerwiederkehrender Fragen im Umfeld des Vereins IT-Syndikat in
Innsbruck sollen Beispiele und Dokumentation der Funktion moderner
Prozessorperipherie und der Kommunikation selbiger mit dem Prozessorkern als
MMIO
\footnote{\href{https://en.wikipedia.org/wiki/Memory-mapped_I/O}{MMIO}...
Memory Mapped I/O} Angefertigt werden. Diese Dokumentation soll möglichst für alle
Prozessorarchitekturen gültig und daher Architekturunabhängig sein. Die
Dokumentation soll für Personen mit tieferem Verständniss von Hardware, sowie
für Anfänger hilfreiche Aussagen über die Funktionswiese der Hardware liefern,
welche sich aus einer seriellen Schnittstelle mit TIA-/EIA-232 Pegeln,
der Eklärung der Funktionsweise eines Parallel-Ports nach IEEE
\footnote{IEEE...Institute of Electrical and Electronics Engineers} 1284 und
eines Parallelport Gebundenen DACs. Diese sollen mit einfachen, im Sortiment
des Hackerspace-Innsbruck vorhandenen oder den Vereinsmitgliedern zum
überwiegenden Teil bekannten THT-Bauteilen nachbaubar sein.
\subsubsection{Umsetungsbeschreibung}
Zu aller erst müssen, um die ziele Verstehen zu können, die benötigten
Unterlagen beschaffen werden. Diese können in Papierform oder Digital vorhanden
sein. Letztere dürften leichter in diesem Industriezweig aufzutreiben sein,
jedoch muss mehr Acht gegeben werden auf die Korrektheit der Dokumente.
Nach der Beschaffung der Dokumente sollen Beispielschaltungen entwickelt werden,
damit die Funktionsweise auch tatsächlich verstanden werden kann.
Dokumentationen ohne sinnvollen Praktischen Hintergrund sind meist recht
unanschaulich. Nach Entwicklung der Schaltungen sollen diese sinnvoll
begründet werden und dann Dokumentiert werden. Die Dokumentation soll mindestens
aus Schaltungsbeschreibung, einer generellen Bauteilbeschreibung und den
Ideen hinter der aktuellen Umsetzung bestehen.
Diese sollen schlussendlich mit weiteren Beschreibungen um die Integration mit
dem FPGA ergänzt werden.